九游会J9不错已毕宽泛可用的高性能光子电子集成电路平台-九游会(中国区)集团官方网站

频年来，跟着AI竞争愈演愈烈，不管是传统照旧新兴的处理器巨头齐在围绕CPU、GPU和AI加快器张开了热烈竞争。尤其是AMD、Intel和英伟达三大标记性巨头九游会J9，由于三者的竞争包含自后者的追逐逆袭、新市集的来势汹汹、老巨头的不甘东谈主后等情节，使得这三个巨头的任何动向尤为蔼然。这三家公司围绕着东谈主工智能和PC张开明争暗斗亦然人所共知。

但近日，这三家公司冷落联手，投资了一家名为Ayar Labs的光芯片初创公司。

Ayar Labs今天晓示，已取得由 Advent Global Opportunities 和 Light Street Capital 领投的 1.55 亿好意思元融资，旨在诓骗其光学 I/O 期间龙套 AI 数据转移瓶颈。这使该公司的总融资额达到 3.7 亿好意思元，并将公司估值擢升至 10 亿好意思元以上。

正如Ayar Labs所说，本轮融资的界限和投资者的涵养标记着 Ayar Labs 的又一个重要里程碑，该公司正在准备其光学不休决策，以计谋性地配合客户阶梯图进行大齐量坐褥。该公司默示，参与本轮融资的著明公司就涵括了面前最炙手可热的芯片三大巨头AMD Ventures、Intel Capital 和 NVIDIA ，其他新计谋和金融投资者包括 3M Ventures 和 Autopilot。值得一提的是，在之前，Ayar Labs也拿了包括Applied Ventures LLC、Axial Partners、Boardman Bay Capital Management、GlobalFoundries、IAG Capital Partners、Lockheed Martin Ventures、Playground Global 和 VentureTech Alliance在内的繁多著明企业和机构的钱。

Ayar Labs 首席实施官兼集会创始东谈主 Mark Wade 默示：“越过的 GPU 提供商 AMD 和 NVIDIA 以及半导体代工场 GlobalFoundries、Intel Foundry 和 TSMC，再加上 Advent、Light Street 和咱们其他投资者的援助，突显了咱们的光学 I/O 期间再行界说 AI 基础设施改日的后劲。”“咱们相配运道，在这轮融资中，Light Street 在期间特定投资方面的深厚专科常识以及 Advent 刚劲的私募和成长股权配景为咱们提供了援助。”

据关联尊府清楚，Ayar Labs设立于 2015 年，公司团队由来自英特尔、IBM、好意思光、Penguin、麻省理工学院、伯克利和斯坦福的许多顶尖期间众人组成。

在官网的先容中，Ayar Labs将公司定位为光学互连不休决策领域的诱骗者，其提供的产物数据传输速率与 AI 尽头。公司默示，介意志到 AI 模子的复杂性和界限正在以传统互连期间无法处理的速率增长，他们开发了业界首个光学 I/O 不休决策，使客户大要最大限制地擢升持续增长的 AI 基础设施的盘算推算结尾和性能，同期缩小本钱、延长和功耗。Ayar Labs指出，公司的光学 I/O 不休决策基于灵通尺度，并针对 AI 测验和推理进行了优化，领有刚劲的生态系统，使其大要到手大界限集成到 AI 系统中。

如上图所示，Ayar Labs 默示，公司故事的发祥不错追溯到公司在2010年的发布的一篇名为《Open foundry platform for high-performance electronic-photonic integration》的论文。据先容，该著作禀报选拔其时商用电子 45 nm SOI-CMOS 代工工艺制造的具有 3 dB/cm 波导损耗的光子器件。通过诓骗现存的前端制造工艺，光子器件与电子器件单片集成在与晶体管相通的物理器件层中，已毕 4 ps 逻辑级延长，而不会缩小晶体管性能。

在著作中，他们展示了一个 8 通谈光学微环谐振器滤波器组和光调制器，它们均由集成数字电路适度。通过开发一种不需要任何工艺基础设施变嫌的器件瞎想法子，不错已毕宽泛可用的高性能光子电子集成电路平台。

在著作的禀报阶段他们强调，论争展示的电子-光子平台是一种可看望的、低本钱的诓骗现存电子代工场基础设施的法子，可用于制造高性能光子器件和伊始进的 CMOS 晶体管。使用薄 SOI-CMOS 工艺无需进行代工场里面改换，只需进行肤浅的后处理即可已毕致密无比的无源光子性能，排斥了之前责任中存在的波导损耗瓶颈。著作先容的滤波器组解复用器和调制器等开拓，以及面前正在开发的集成光电探伤器，组成了先进电子工艺中光子互连平台的基础，该工艺可用于制造现在的微处理器。该代工平台的通用性质使咱们不错使用伊始进的期间，这将极地面促进扫数这个词 VLSI 和光子系统及应用领域的新式电光片上系统的相关。

恰是基于这个相关，Ayar Labs在2015年宣告设立，然后在次年取得了种子轮投资（GlobalFoundries 参与了种子轮融资）。

在具体先容Ayar Labs的产物之前，咱们先先容一下他们具体思不休什么问题。

正如之前好多报谈中所说，高性能盘算推算引擎存在带宽和信号问题，这还是不是什么精巧了。若是你思要以合理的每秒容量快速地将数据输入和输出，从而让引擎中的数十到数万个中枢保持用功，那么若是你要相持使用铜线，就必须尽可能高超地畅达它们，不管是插入堆叠内存的插入器上的走线，照旧相差 SerDes 的电线，以将盘算推算引擎畅达在一齐以并走时行。

问题在于电线的长渡过长。每次将带宽加多一倍时，由于信号失真，您齐必须将电线长度减半。这是物理学和材料科学的问题，每个东谈主齐知谈最终铜线将被光纤取代。何况由于东谈主工智能责任负载对带宽的庞大需求，改日几年内这似乎将真是成为不可幸免的趋势。

Ayar Labs也恰是这么的“光”参与者，致力于于于龙套昔日的数据传输步地。

据了解，他们的计算是将光通讯径直置于封装上，而不是受到 IO 密度问题、数据速率扩展和电子封装到封装互连的功率低效性限制。Ayar Labs 的主要不雅点是，在 1cm 到 10cm 的传输范围内，光学 IO 比面前的电子系统更高效。不休数据传输功率蔓延问题的最好法子是，惟一您将数据传输到此距离之外，就切换到光学。

著明行业分析机构semianalysis默示，转向共封装光学器件有许多刚正。举例数据不需要从处理器发送到网卡，也不需要通过不菲的光收发器。处理器自身也不错节俭多量本钱，因为无用将太多的芯单方面积专用于大型高速电气 SerDes。

鉴于 Ayar Labs 已加入灵通的 UCIe 尺度，Semianalysis以为他们的芯片将使用该契约手脚与外部公司芯片接口的基础层。UCIe 援助英特尔、ASE 和台积电的许多封装选项。在处理器方面，英特尔、AMD、博通、好意思光、联发科和 GUC 齐是该定约的成员。UCIe 极地面缩小了将第三方芯片集成到封装中的参加门槛，这反过来应该会缩小 Ayar Labs 取得瞎想告捷的参加门槛。此外，Ayar Labs 也明确援助高密度扇出、英特尔的 EMIB 和其他硅中介层期间。

面前，Ayar Labs有两种主要的产物：一是SuperNova 光源——这是封装外部的辛苦光源，不错将其视为位于 ASIC 封装外部某处的光电源；另一个是TeraPHY 光学 I/O 芯片，这种硅片包含约 7000 万个晶体管和 10,000 多个光学器件。据先容，他们将硅光子器件集成到 CMOS 工艺中，制成咱们手脚芯片出售的硅片。该芯片集成到客户 SOC 封装中。

从官网不错看到，SuperNova辛苦光源是 Ayar Labs 光学 I/O 不休决策的援助，亦然业界首款合适 CW-WDM MSA 尺度的 16 波长光源，可提供多达 16 种波长的光并为多达 16 个端供词电。与 Ayar Labs TeraPHY 光学 I/O 芯片组相络续，与传统互连（可插拔光学器件 + 电气 SerDes）比较，该不休决策可提供 5 至 10 倍的更高带宽、10 倍的更低延长和 4 至 8 倍的更高能效。光学 I/O 排斥了 I/O 瓶颈，卓著了工艺限制，并为下一代 AI 架构开释了调动架构。

TeraPHY光学 I/O 芯片组则是一种体积小、功耗低、糊涂量高的铜背板和可插拔光学通讯替代决策。TeraPHY 芯片组的模块化多端口瞎想可承载八个光通谈（尽头于 x8 PCIe Gen5 链路）。这款业界创始的光学 I/O 芯片组将硅光子学与尺度 CMOS 制造工艺相络续。它适用于现存的系统级封装架构，不需要 SoC 定制。

按照该公司CEO Mark Wade所说，Ayar Labs面前的主要买卖步地是销售实质产物。他默示，SOC领域还是发生了扫数这个词范式滚动，以股东 chiplet 的选拔。若是你掀开 ASIC 的盖子，你会看到里面有多个芯片。于是，Ayar Labs将所谓的“KGD”光学芯片装入客户的封装中销售。来到光学 I/O 芯片方面，Ayar Labs将其手脚创收产物销售，客户只需径直从咱们这里购买芯片即可。

Wade强调，Ayar Labs的市集策略专注于不休光子学领域的大齐量、高质料制造问题。咱们与 GlobalFoundries、Applied Materials、英特尔和台积电等主要公司设立了计谋互助关系，并与扫数一线 CMOS 制造商张开互助。

Ayar Labs还与大型 AI 系管辖域的诱骗者 Nvidia 设立了计谋互助伙伴关系，共同将咱们的期间融入改日的 AI 系统。公司的径直客户正在构建 SOC 和 SOC 系统，其一流生态系统包括 Nvidia、AMD、英特尔、博通和高通等公司。

“构建大界限 AI 模子的结尾客户（举例 Anthropic 和 OpenAI）至关重要。数据中心在尝试扩展 AI 责任负载时出现了许多严重问题。咱们发现，这些公司对改日的愿景与咱们多年来的预测相通，这证明了这极少。”Ayar Labs CEO Mark Wade强调。“咱们的成功取决于能否参加这些领域。咱们正在打法光子期间方面的挑战，格外是在大齐量、高质料制造方面。这种法子使咱们大要与行业主要参与者互助，同期怡悦最终用户的需求，从而突破东谈主工智能期间的界限。”Mark Wade接着说。

Ayar Labs 本年八月曾默示，将发布其光学 I/O 期间来取代芯片内的铜线。该公司正在开发将光学 I/O 放入芯片结构中的期间，并已相关该期间十多年。该期间允许芯片里面已毕更快的通讯，旨在取代速率较慢的铜线。

“借助光学 I/O，你不错突破几十米以致几百米的距离，然后畅达更多的 GPU 或加快器，”Wade 说。

在东谈主们很容易以为，Nvidia、AMD 和英特尔的投资预示着这些公司正在寻求以某种神态在其盘算推算引擎中部署 TeraPHY 光学传输过火 SuperNova 激光源。咱们知谈，他们的早期投资者HPE早在 2022 年 2 月就与 Ayar Labs 达成了一项计谋投资和互助契约，将硅光子学添加到其“Rosetta”Slingshot 互连中。

但在回应The Next Platform筹商时，Ayar Labs 买卖运营副总裁 Terry Thorn 开打趣说：“他们齐是投资者和公司，咱们正在与他们一齐探索许多真谛真谛的契机——其中大部分咱们面前还不行评论。”咱们不错思象这种情况会发生，但还有许多其他法子不错已毕共封装光学器件，这三家公司也齐有发明我方产物的民俗。

换而言之，通过这些投资，这些芯片公司可能仅仅思更深切了解 Ayar Labs 正在作念的事情。但正如Mark Wade在之前的采访中所说，在好多场景中会需要使用光畅达。

如他所说，当Ayar Labs刚运行相关这个问题时，许多早期倡导齐来显示性能盘算推算社区——你知谈，国度推行室正在建造的大型机器。这些大型系管辖先发现它们存在多量数据转移问题，这些问题运行成为扫数这个词系统性能的瓶颈。这等于Ayar Labs称之为“煤矿中的金丝雀”的 2010 年至 2015 年的时辰段，其时的近况标明底层盘算推算期间存在问题。

之后，跟着东谈主工智能责任历程运行出现，以及图像识别、推选引擎等早期责任负载——但自后，格外是当调度器模子上线并运行启用新的东谈主工智能应用法子时，咱们参加了生成式东谈主工智能期间。但关键是要意志到，组成这些东谈主工智能盘算推算系统主干的盘算推算系统看起来像高性能盘算推算架构。

“因此，十年前在高性能盘算推算中发生的相通数据转移挑战现在运行出现在东谈主工智能系统中，并成为扫数这个词系统性能的瓶颈。”Mark Wade强调。

Mark Wade指出，这是一个多方面的问题。您必须让东谈主们在功率受限的情况下将更多带宽传输到更长的距离。因此，这些系统的功率限制并不是无穷的。每个级别齐存在热和功率密度问题 - 芯片级、封装级、系统板级、机架级。因此，每个级别齐存在功率问题。延长是您必须更仔细搜检的场所。

“如今，东谈主们使用铜线和电气 I/O 以电气神态传输高带宽的神态，您时时会作念一些事情，举例添加纠错，因为您要尝试收复在以电气神态传输数据时发生的扫数低结尾和数据损坏。在光学方面，您不错以一种优雅的神态不休这个问题，从而开脱纠错。因此，您不错取得更轻量级的纠错架构，但这会影响延长。”Mark Wade说。

为了已毕上述计算，Ayar Labs一直在丰富其产物线。

若是你看一下阶梯图，就会发现Ayar Labs每隔几年就会将每个芯片的带宽翻一番。他们的盘算推算从 4 Tbps 加多到 8 Tbps，然后是 16Tbps 和 32 Tbps，这是每个芯片的带宽。Ayar Labs还下调了一些向量——每个芯片的带宽、每个封装实例化多个芯片的智力、扩大扫数这个词封装级别带宽以及不错从封装中开释的带宽基数。Ayar Labs的客户常常蔼然咱们不错从他们的封装中开释几许带宽，以及在什么样的功率密度拘谨下。格外是跟着东谈主工智能系统的发展，每个封装中更高的带宽开释变得越来越重要，同期也擢升了畅达的基数。

面前，Ayar Labs的每个芯片有 8 个端口，每个芯片组有 8 个端口。假定每个封装有 4 个芯片组，则您的畅达端口为 32 个，您不错将扫数这些端口畅达到不同的场所。

瞻望改日，Wade默示：“咱们面前在推行室中与客户共同开展的责任，实质上是为了在两到三年后已毕初次大界限市集部署。”

其实光学并不是一项新期间——光纤真是参加期间领域是在 70 年代。咱们运行建造海底电缆和访佛的东西，最终畅达互联网。光学期间是人所共知的。

然则将数据径直以光学神态从盘算推算包中移出的需务实质上是一个尽头新的舒畅，这与电气 I/O 问题的恶化速率关联。咱们的应用法子需要更高的带宽和更好的能效——这运行龙套现存的基于电气 I/O 的系统。但挑战在于，你不行只把东谈主们使用的期间和产物用于东谈主们可能熟识的更尺度化的不休决策，举例使用以太网的可插拔收发器。若是我在数据中心内转移 100 Gbps、400 Gbps 或 800 Gbps，那么这些还是是光学可插拔收发器了。问题是，若是你掀开这些收发器并稽查里面的东西，你会发现它们莫得径直扩展到盘算推算结构的特色。

因此，要已毕上述计算，除了要濒临尺寸、元件数目、本钱结构，以及扫数这些组件的拼装神态外。还有功率结尾、热智谋度等问题，还有“我不行径直将收发器放入盘算推算机封装中”的一系列问题。

“因此，咱们必须重新运行发明一种具有正确底层特色的期间：密度、开拓尺寸、动力结尾，更重要的是，大要集成到制造工艺中，从而在 CMOS 界限下运行。咱们必须掌抓怎样将该期间纳入封装，因为这是一种真廉明界限的应用。扫数这些特色在每一步齐是挑战，咱们公司的一部分，以及咱们多年来所奋力的一部分，实质上是在一步步不休这些问题。”Mark Wade默示。

面向这个市集和契机，除了Ayar Labs之外，Lightmatter、Celestial AI 、Eliyan以及国内的曦智和一大堆的处理器、晶圆厂和封装厂齐在奋力，为硅光子学成为盘算推算引擎和互连之间的桥梁各额外招。

著作起首：半导体行业不雅察，原文标题：《Nvidia、AMD和Intel冷落联手九游会J9，投资一家光芯片公司》